并發多線程可重構全程通用網絡處理器芯片設計

2006年

應用技術

中期階段

成果簡介

本課題得到國家863項目資助。
網絡處理器作為下一代互聯網的核心設備，能夠兼顧通用處理器的靈活性和ASIC的執行效率。本課題在網絡處理器的多線程實現、存儲管理、調度和IP分組分類算法等方面提出了創新方法并申請了專利，有效提高了網絡處理器的處理性能。
主要成果集中體現在6項專利和8篇論文（其中1篇IEEE Transactions）中，包括以下內容： ...

相關成果

1. 網絡處理器芯片原型
2. 全程處理器、中性水處理器
3. 高性能通用CPU芯片設計
4. 可編程通用多核處理器芯片上處理器之間程序流同步方法
5. 通用多核/多線程處理器微體系結構性能優化技術研究
6. PDC-通用的網絡安全對稱密碼芯片設計
7. 32位嵌入式微處理器芯片設計
8. 可重構密碼協處理器
9. 軟硬件混合的多媒體處理器芯片設計
10. 32位嵌入式微處理器SoC芯片設計
12. GHz微處理器的高速時鐘網絡設計
13. 水系統綜合處理設備-全程處理器
14. 基于彈性體系的動態可重構通用無線傳感器網絡平臺
15. 龍芯（Goodsoil）通用CPU芯片
16. 龍芯(Goodson)通用CPU芯片
17. L結構DSP處理器芯片-LSSP
18. 基于國內自主CK510處理器核的安全SOC芯片設計
19. 基于專用芯片技術的電器智能化可重構硬件設計平臺
20. 多體制密碼協處理器芯片

精品福利一区二区三区免费视-精品福利一区二区三区免费视频-精品福利一区二区在线观看-精品高潮呻吟99AV无码-精品高潮呻吟AV久久无码-精品高精欧美囯产日韩一区

并發多線程可重構全程通用網絡處理器芯片設計

標簽云

猜您想要的成果

相關專家

相關機構


	選擇導出文檔的格式關閉 PDF PDF RTF(word文檔) TXT(純文本)


	提示信息關閉發送短信成功


	提示信息關閉發送短信失敗


	提示信息關閉發送郵件失敗


	提示信息關閉郵件發送成功