本成果根據(jù)CMOS射頻單片集成電路不能進行電路調(diào)整和襯底影響較大等特點,開發(fā)了一整套用于此類電路開發(fā)的技術(shù),包括:原理圖優(yōu)化技術(shù)(直流分析與柵寬和工作點的選擇、性能優(yōu)化、靈敏度分析等)、電磁場分析用于版圖的布局布線優(yōu)化技術(shù)、深N阱隔離和外加保護環(huán)用于減少襯底信號串?dāng)_和襯底損耗的元器件隔離技術(shù)以及片上直流偏置電路設(shè)計技術(shù)等。本課題中的4種電路采用本成果提供的設(shè)計方法和流程,結(jié)合精確的元器件模...
|